简介:频率合成器称为电子系统的"心脏",直接数字频率合成器(DDS)相对于传统的频率合成技术具有很明显的优点。然而,存在着输出频率有限、输出杂散严重的问题。用FPGA实现DDS受制于芯片本身运行速度和功耗的影响,因此,基于FPGA实现高速、低功耗的DDS具有重要的意义。主要设计了一种并行DDS结构。相位累加器采用四路并行,并在每一路采用两级流水线结构提高寻址速度。通过查找表与类似于坐标旋转数字计算(CORDIC)算法的角度旋转方法相结合实现相幅转换。最后,采用多相结构实现四路并行输出,得到约-120dB的无杂散动态范围(SFDR)的正交波形。四路并行结构相对于单路DDS,输出信号频谱带宽提高了四倍。
简介:针对体系结构缺乏有效的分析、评估方法,提出了基于可执行体系结构的分析、评估方法。该方法将体系结构分析分为静态分析和动态分析,静态分析以分析体系结构数据一致性、数据完整性及数据合法性、数据变更影响,以及数据挖掘为主,说明各种分析方法的内涵及效果;动态分析将可执行体系结构动态特征分为三个方面:时间相关分析、资源相关分析及可靠性相关分析,这三个方面分别描述了体系结构执行的动态特征,并为可执行体系结构评估提供依据。可执行体系结构评估从三个层次说明了体系结构的评价标准,将体系结构评估从定性评估推进到具体的定量评估,为体系结构的合理指导实践提供可靠依据。