简介：设计一种低抖动电荷泵锁相环频率合成器,输出频率为400MHz～1GHz。电路采用电流型电荷泵自举结构消除电荷共享效应,同时实现可编程多种输出电流值。通过具体的频率范围来选择使用的VCO,获得更小的锁相环相位抖动。电路采用0.13μm1.2VCMOS工艺,芯片面积为0.6mm×0.5mm。Hsim后仿真结果显示当输出频率为1GHz时,锁相环频率合成器的锁定时间为4.5μs,功耗为19.6mW,最大周对周抖动为11ps。

简介：提出了一种基于SMIC公司0.18μm工艺、输出频率范围为1GHz～3GHz的低抖动电荷泵锁相环频率合成器设计方法.该设计方法采用一种新型自动调节复位脉冲的鉴频鉴相器结构,可以根据压控振荡器反馈频率自动调节不同的脉冲宽度,用以适应不同的输出时钟.仿真结果显示该器件能够有效降低锁相环频率合成器的抖动,其最大峰-峰值抖动为20.337ps,锁定时间为0.8μs,功耗为19.8mW.

简介：锁相环在信息技术领域中得到了广泛的应用，它牵涉到的电子理论也比较多。但就手机维修来说只了解其工作原理及其作用、特点就可以了。下面我们共同探讨一下锁相环的原理。

简介：结合美国ADI公司推出低功耗宽带集成锁相环芯片ADF4106的性能特点以及锁相环频率合成器的原理，给出了用ADF4106锁相环芯片设计频率合成器的具体方法，并对其在实际应用中的哭声，杂散，谐波等性能参数进行了比较详细地分析和讨论。

简介：

简介：在众多的小灵通手机中如：702-S331，708J．718U等手机中，你都会看到同一型号的锁相环模块MB15F03SL。在这里我们就来介绍一下它的用法，该电路用于产生电路所需的接收—本振和发射一本振1．6GHZ频率和接收二本振23315MHZ频率。

简介：电荷泵型锁相环的设计主要集中在环路滤波器。为了解决各种环路滤波器对锁定时间要求较高,并在环路带宽较宽的应用中对参考频率附近杂散抑制不够,因而致使锁相环相位噪声及杂散恶化的问题。文中以ADF4117为基础,给出了一种带三阶无源环路滤波器的电荷泵型锁相环的设计方法。该方法能有效抑制杂散,使锁相环输出达到良好的相位噪声及杂散指标。

简介：<正>AnalogDevices,Inc.近日发布三款全新的锁相环(PLL)器件ADF5355/ADF4355-2/ADF4155,其中一款具有业界最宽的频率覆盖范围和最低的压控振荡器(VCO)相位噪声,且在单个器件中实现这些性能。ADF5355PLL具有同类最宽的55MHz至14GHz频谱范围;而ADF4355-2PLL的频谱范围为55MHz至4.4GHz。这些器件可供需要单片高性能宽带频率合成器的RF和微波通信系统

简介：CMOS电荷泵锁相环的应用越来越广泛，这也加强了人们该内容的研究与分析。过去，受各方面技术原因的限制，CMOS电荷泵锁相环在具体应用过程中的能量消耗较大，这对其应用造成了一定的不良影响，而近几年随着各项技术的逐渐成熟，人们加强了对低功耗射频CMOS电荷泵锁相环设计的研究，从而满足低功耗、快速锁定要求。目前，人们在该项内容的研究上已经取得了一定的成绩，但是与期望的标准还存在一定差距。文章研究了一种低功耗射频CMOS电荷泵锁相环的设计。

简介：针对汽车音响收音数字调谐系统的实例，介绍一种广播用双波段锁相环频率合成电路的设计方法。该设计采用串行端口按位传输数据的方式，在程序分频器部分使用吞脉冲技术。不仅简化了控制器的操作，而且获得了较高的频率分辨率，具有广泛的市场前景。

简介：针对“5kW光伏并网逆变器”实际项目中的锁相及保护电路．分析了光伏逆变器在硬件锁相和硬件保护等方面的需求，给出了基于CPLD的数字锁相技术和保护电路的理论原理，以及模块设计与实现方法。

简介：频率合成是手机中最基本不可缺少的一个重要环节，频率合成器是一个高性能的频率源，它可使得从大量频率中选择某一工作频率变得极其精确、迅速和方便。频率合成技术从早期的直接合成发展到锁相合成是一次技术上的飞跃，锁相频率合成技术是基于锁相环路的

简介：近日，中国科学院半导体研究所科研人员在新型高速直接数字频率合成（DDS）芯片研制中取得突破性进展，采用0．35μm常规互补金属氧化物半导体电路（CMOS）工艺，研制出合成时钟频率达2kMHz的新一代不需要只读存储器的低功耗直接数字频率合成（ROM-LESSDDS）高速芯片。目前，这种CMOSDDS结构方式的芯片速度指标处于国际同类芯片领先地位，此前国际上报道的类似芯片的合成时钟频率仅为1．2kMHz。

简介：频率跟踪电路是超声波发生器中的一种特殊电路.本文在介绍频率跟踪的基本原理和应用情况的基础上,分析了实现频率跟踪的不同方案,并对于几种典型的频率跟踪电路作了详细的说明.

简介：频率合成器被称为雷达电子系统的“心脏”，其相位噪声对设备和系统的性能影响很大，随着现代雷达技术的不断发展，对频率合成器的低相位噪声提出了较高的要求。文中简单介绍了频率合成器相位噪声的基本概念，基于频率合成器的基本实现方法，阐述了直接式频率合成器相位噪声的限制因素。并通过实践论证了这些限制因素对相位噪声的影响程度，以及介绍了未来频率合成器的发展方向，对低相位噪声频率合成器的工程设计和生产调试具有一定的指导意义。

简介：介绍了DDS＋PLL系统的信号产生原理,给出了采用直接数字频率合成器AD9898来激励AD4113锁相环模块等高集成度芯片,进而设计UHF波段频率合成系统的硬件实现原理和主要电路设计方法。该UHF波段频率合成系统的频带为1-2GHz,主要应用于穿墙雷达系统。

简介：介绍了直接数字频率合成器（DDS）的工作原理和设计方法,给出了用现场可编程门阵列（FPGA）来实现直接数字频率合成的具体方法,同时给出了基于FPGA实现的直接数字频率合成器的时序仿真结果。

简介：基于直接数字频率合成(DDS)的原理,设计实现了四通道的直接数字频率合成器。其内部集成四路DAC,最高工作频率达到500MHz。分析实现相位幅度转换的CORDIC算法原理并进行算法改进,降低了整体电路的功耗。

简介：韩国电子界日前成功开发出了使用光纤传输数据的电脑主板，其传输带宽比起传统的铜线主板有了“质”的提高，这一新技术的关键是在主板的环氧印刷电路板上嵌入了光纤和铜线。

简介：FCC为保证公平欲修改新一代无线频段拍卖规则美国东部时间4月12日（北京时间4月13日）消息：为了在近几年最大的一次无线频段招标中鼓励竞争，联邦通讯委员会在星期三投票通过了特定情况下保护投标人识别信息的决定。联邦通讯委员会计划在今年6月29日公开拍卖90MHz的射频频段的使用权，政府预计可在次招标项目中获得80亿到150亿美元的收入。