简介：针对目前多维次成分提取算法限制条件多和初始参数难以选择问题，在研究Douglas次子空间算法基础上，基于加权矩阵法提出了一种新型多维次成分并行提取算法。对该算法的自稳定性和收敛性分析表明：在输入信号有界和学习因子足够小时，该算法状态矩阵的模值总能收敛至一个常数；当且仅当状态矩阵收敛至需提取的多维次成分时，该算法达到稳定状态。仿真试验表明，与现有算法相比，该算法具有参数选取方法简单、易于实现和收敛速度快的优点。

简介：在并行FIR的快速迭代短卷积算法（ISCA）基础上，采用多级小尺寸并行FIR结构级联结构，实现了一种新型并行FIR滤波器。在增加一定量的加法器和延迟单元等弱运算强度单元的情况下，大大减少使用的乘法器数量。一个采用3级（2×3×6）级联结构的2并行36抽头FIR滤波器仅需18个乘法器，比单级ISCA算法实现的FIR结构节省了67％，更适合于专用并行FIR滤波器的VLSI实现。

简介：摘要网络化测试系统在武器装备测试、核爆炸试验、航空航天测试等领域有着广泛的应用。实时性是网络化测试系统面临的主要问题之一。除了采用高性能测试仪器和高速通信网络外，测试数据的处理是影响系统实时性的关键。

简介：提出了一种基于并行层叠结构的新型数据链,通过信道化收发信机、信道聚合、数字跳频、全双工及可变时隙等技术,实现信道传输资源按需组合;通过信道分配和时隙分配二次调度,将复杂的网络规划过程分解成2个低复杂度的小规模优化过程,实现网络规划调整.可以满足指挥控制数据链大用户容量、武器协同数据链低时延以及情报侦察数据链高传输带宽的要求,简化数据链的组织应用,初步实现和体现“三链合一”技术思想.

简介：频率合成器称为电子系统的＂心脏＂,直接数字频率合成器（DDS）相对于传统的频率合成技术具有很明显的优点。然而,存在着输出频率有限、输出杂散严重的问题。用FPGA实现DDS受制于芯片本身运行速度和功耗的影响,因此,基于FPGA实现高速、低功耗的DDS具有重要的意义。主要设计了一种并行DDS结构。相位累加器采用四路并行,并在每一路采用两级流水线结构提高寻址速度。通过查找表与类似于坐标旋转数字计算（CORDIC）算法的角度旋转方法相结合实现相幅转换。最后,采用多相结构实现四路并行输出,得到约-120dB的无杂散动态范围（SFDR）的正交波形。四路并行结构相对于单路DDS,输出信号频谱带宽提高了四倍。

简介：随着集成电路的迅速发展,熔丝在电路设计中应用普遍,测试对熔丝的要求也越来越高,需要更好的准确度和更快的效率。熔丝可以修调的参数当然也取决于该熔丝在电路中的作用,输出电压、参考电压是最为常见的修调参数,此外如基准频率、电流等也都可以通过修调做到很高的精度。简单介绍了常见的熔丝以及其作用,常用的熔丝并行测试的优势和缺陷,提出了在大于4site测试时,进一步提高熔丝修调准确性以及修调速度的测试方法。

简介：通过对大型系统中多线程模式在实际应用中存在的优缺点分析,提出基于线程池的多任务并行处理模型,并在此基础上详细描述了该模型的3个主要功能模块,为解决多线程环境下如何提高任务并行处理效率提供了一种实现方法。

简介：为了提高FIR滤波器的运算速度和降低资源消耗，本文提出了一种新颖的半并行FIR滤波器设计方法。该方法有固定的延时．可以根据滤波器抽头数的不同，得到不同的最高数据输入速率。仿真结果表明，该滤波器设计方法在高速数字下变频器的设计中有较好的性能．并且通过优化设计．可以在一个FPGA实现多个滤波器模块。

简介：以EPROM2764为例，介绍如何用存储器实现组合逻辑电路，拓展了存储器的应用领域。

简介：随着SAR成像向高分辨率、大测绘带发展，ωK算法应用越来越广。Stolt插值作为ωK算法核心，运算量大同时对计算精度要求高，传统的DSP已很难满足实时处理要求，多核多DSP并行处理是一个重要发展趋势。介绍了一种基于TMS320C6678通用信号处理平台，该处理器内置8核，定点、浮点处理能力强，并以此平台论述了Stolt插值多核多DSP并行实现。程序同时采用了DMACHAIN技术来实现数据存取，降低了数据存取时间，有效地提高了系统实时性。

简介：随着熔丝在电路设计中的应用普及,测试环节对熔丝修调的要求也越来越高,对测试人员提出了更大挑战。修调熔丝的目的是为了获得更精确的电压、频率或其他特性。为了提高测试效率,需要在多管芯并行测试的情况下,提高熔丝修调的准确性和修调速度。文章介绍了常见的熔丝特性及典型熔丝类集成电路在多管芯并行测试情况下的熔丝修调方法,并进一步研究了降低修调环节对测试系统资源的占用、提高修调效率、简化测试程序等几个方面的优化方法。

简介：TI公司的Tms320C54xDSP支持多种自举方式,其中并行启动方式是最常用的模式。利用FPGA设计了一种基于JTAG下载的并行自举方法,介绍了硬件及软件设计方案,并给出了关键程序的代码,该技术已在实际项目中得到成功应用。

简介：根据多传感器多层并行检测结构理论，结合传统雷达网系统的检测方式，提出一种更加贴近部队现有装备部署的有源地基区域性雷达网系统检测结构，并对该系统结构的检测性能和可靠性进行了分析。给出了该系统的加权融合算法，通过仿真对该系统结构的检测性能进行了对比分析，结果表明该系统结构继承了多层并行检测结构的特点，同时较之传统雷达网检测结构，检测性能有了较大提高。

简介：解决气候变化问题与基础设施和城市发展息息相关。2009年是人类历史上划时代的一年，全球城市人口首次多于农村人口，而且这一发展趋势还将延续。在今后40年中，全球将有70％的人口生活在城市，这将大规模影响全球资源利用的格局。城市基础设施的发展引领了低碳创新的机遇，ICT行业的成长也给了我们一个机会，那就是利用21世纪基础设施的连接能力，更多地为个人和企业提供他们所需的服务，而不是简单地提供稍加改善后的产品。这样在推动经济增长的同时，也能实现变革性的减排目标，使经济发展和碳减排并行不悖,相辅相成。

简介：介绍了一种基于DSP＋FPGA的高速数据采集系统的设计方案，结合TMS320VC5402定点DSP芯片强大的数据处理能力与FPGA构成线性流水阵列结构．该系统能够以80Mbps采样速度完成大容量数据的获取，从而使系统具有良好的数据采集性能。在数据处理过程中，本方案提出了用硬件电路方法来实现数据的实时无损压缩存储或转发．从而实现多通道高速并行数据采集的设计思路。

简介：对无线传感器网络（WSNs）弱稀疏性事件检测问题进行研究,提出了一种基于并行离散群居蜘蛛优化算法和压缩感知的WSNs稀疏事件检测方案。该方案采用压缩感知（CS）技术进行稀疏事件分析检测,针对事件向量稀疏度未知的特性,设计基于MPI框架的并行离散群居蜘蛛优化算法（PDSSO）,重新定义蜘蛛编码方式和自适应迭代进化机制,给出并行转移策略,并将PDSSO应用于CS重构算法中;针对观测字典难以满足约束等距条件的特点,对稀疏矩阵和测量矩阵进行奇异值预处理操作,在保持稀疏度不变的基础上提高了算法重构性能。仿真结果表明,与GMP等检测方法相比,该方案有效提高了WSNs稀疏事件检测成功率,降低了误检率和漏检率。

简介：

简介：与串行接口不同，并行接口采用八位或十六位数据同时传送，大大加快了数据处理速度，使器件性能在整体上得以提高。正因为这些优点，使得如今的手机显示电路设计，特别是彩屏手机大都采用了多位传输的并行接口，使高性能、优材质的各式彩屏在显示应用技术中得以淋漓尽致的发挥(在诺基亚部分直板彩屏机中，仍有沿用串行接口设计方式的)。

简介：提出一种H．264线程级并行编码算法，使相互间具有编码独立性的帧并行编码，节省等待时间。实验表明，该并行算法能有效提高编码速度。Intel的OpenMPAPI以及HTT（超线程技术）提供了实现H．264软件编码器并行算法的有效工具和硬件平台。

简介：中国计算机用户协会并行处理分会2013年年会暨新技术交流大会于9月3日至7日在湖北恩施召开。参加这次大会的有中国计算机用户协会秘书长唐群，中国计算机用户协会并行处理分会理事长尤钊瑛，分会副理事长兼秘书长刁顺，分会副理事长汪煜凯，分会副秘书长毛云萍。