用FPGA实现的正交解码/计数器

在线阅读 下载PDF 导出详情
摘要 提出了一种正交解码/计数器的电路设计,用AlteraFLEX10KAFPGA实现。电路由数字滤波器、正交解码器和加/减计数器组成。数字滤波器的设计基于数据通道有限状态机模型。电路仿真和实验测试的结果验证了电路功能。
机构地区 不详
出处 《广西物理》 2005年2期
出版日期 2005年02月12日(中国期刊网平台首次上网日期,不代表论文的发表时间)
  • 相关文献