用FPGA实现的正交解码/计数器

(整期优先)网络出版时间:2005-02-12
/ 1
提出了一种正交解码/计数器的电路设计,用AlteraFLEX10KAFPGA实现。电路由数字滤波器、正交解码器和加/减计数器组成。数字滤波器的设计基于数据通道有限状态机模型。电路仿真和实验测试的结果验证了电路功能。