简介:摘要:本文对无线通信中的载波同步技术进行了分析,重点对数字锁相环路进行了数学建模、FPGA设计实现及其板级验证。试验表明该FPGA设计很好的实现了原始载波的提取,对于数字信号系统的相干解调有着重要的设计参考意义。
简介:摘要分析了军用FPGA软件开展过程管理的必要性,详细阐述了军用FPGA软件过程管理体系的基本原则。在遵循基本原则的基础上,对FPGA软件过程管理文件和基本的应用流程,主要包括软件项目管理、配置管理、质量保证、测量与分析、决策分析与决定进行了详细论述,提出了军用FPGA软件过程管理的基本思路。
简介:摘要:为了在FPGA中实现DSSS-OQPSK通信体制,对直序列扩频技术以及OQPSK调制解调技术的实现以及性能进行了研究分析,对相干解调、载波跟踪等算法进行了研究。结合FPGA芯片EP3C125的实现要求,对相关技术的工程实现进行了研究,并在FPGA中设计实现了符号速率为19.2Ksps的DSSS-OQPSK系统,并完成系统测试,验证了关键的技术指标。
简介:摘要:利用DE2-70多媒体开发板,通过“MICIN”“LINEIN”“LINEOUT”插接口,进行音频录放。关键词:FPGA音频录放利用Altera公司的DE2-70多媒体开发板和“AUDIO_IF”“SEGS_IF”两个ip模块,通过“MICIN”“LINEIN”插接口,记录麦克风或者音乐播放器通过线控输入的音频信号,从“LINEOUT”插接口利用耳机收听先前记录的信号。一、利用QuartusII初建工程时,“Devicefamily”栏里的“family”选择“CycloneII”;“Availabledevices”栏里选择“EP2C70F896C6”器件,其它为缺省设置。二、利用“SOPCBuilder”工具初建硬件系统时,“TargetHDL”项一般选择“Verilog”。三、配置硬件。1.定义时钟(clock):“SOPCBuilder”工具页面的“DeviceFamily”是“CycloneII”,DE2‐70多媒体开发板默认显示的是50MHz,为了程序正常运行,需要把“clk_0”改为“clk_50”。2.添加片上存储器(On-ChipMemory):“TotalMemorySize”设置为80960Bytes,其他为缺省设置。
简介:摘要目前在军工领域FPGA软件的应用越来越广泛,为了提高软件质量,本文根据FPGA软件的特点,对FPGA软件的测试模型和测试方法进行了分析。本文指出FPGA软件开发过程中应进行整体规划并有效实施,FPGA软件测试中的各项活动应与其设计开发过程各个阶段的活动相对应,应尽可能将各阶段产生的缺陷在该阶段发现和消除,不断提高FPGA软件的开发效率和可靠性,最终提高FPGA软件产品质量,提升顾客满意度。