基于 FPGA 的多通道雷达数据回放系统设计

基于 FPGA 的多通道雷达数据回放系统设计

钟,辉

（中国电子科技集团公司第三十八研究所，安徽合肥 230088）

摘要：为解决雷达实时信号处理功能及性能有效验证问题，文中设计并实现了一种宽窄带一体化、多通道雷达数据回放系统。该系统按雷达工作的时序和数据率将雷达回波数据发送至实时信号处理系统，文中系统可依托雷达原有硬件平台实现，无需增设板卡和线缆，具有良好的集成性与通用性。

关键词：数据回放;PCIe;DMA;FPGA;多通道;状态机;雷达时序控制;同步控制

为应对雷达应用面临的目标多样化、环境复杂化和任务多元化等问题[1-3]，需不断改进和验证雷达实时信号处理系统及其处理算法。只能对实时处理算法性能进行间接和粗略验证。采用目标模拟器尽管能够对雷达实时处理系统及算法进行直接功能验证[11-12]，但难以模拟复杂的目标特性和跟踪环境。通过实际目标跟踪任务可对实时信号处理系统及算法进行完备的性能测试，但由于各次跟踪任务的目标特性和跟踪环境存在差异，故无法有效地对多种实时处理算法的性能进行比较。

雷达数据回放系统可将雷达回波数据按照雷达工作的时序及数据率发送至实时数字信号处理子系统，使任务执行时的目标特性、目标环境和雷达工作状态得以完整复现。与上述 3 种方式相比，雷达数据回放系统既能保证目标、环境及雷达时序的真实性，又能保证任务场景的稳定、可控、可重复性，适用于雷达实时处理系统及算法验证。

1   系统硬件平台简介

本文依托某相控阵雷达系统进行数据回放系统的设计与实现。雷达系统接收端结构如图 1 所示。

图1雷达系统接收端结构

当雷达工作时，回波信号经宽/窄带接收机变频、模数转换后，分别下传至数据存储处理系统的宽/窄带 PCIe（Peripheral  Component  Interconnect Express）光纤板。PCIe 光纤板一方面将多通道回波数据传输至磁盘阵列服务器，另一方面可将数据实时转发至实时数字信号处理系统。

本文中，将数据回放系统集成于图 1 的数据存储管理系统内。其主体控制逻辑嵌入至 PCIe 光纤板的 FPGA，其数据链路复用雷达回波接收及处理时的数据链路，无需额外增加板卡及线缆。当数据回放系统工作时，由磁盘阵列服务器读取雷达回波数据，通过 PCIe 接口下传至宽/窄带 PCIe 光纤板。PCIe光纤板模拟雷达工作时序将数据转发至实时数字信号处理系统。

2  总体结构设计

2.1  数据回放设计实现思路

雷达回波数据以帧为单位进行存储及回放。单帧数据由帧头及多个脉冲数据块组成，其数据格式如图2 所示。通过提取帧头中的帧起始标志、波门起始时间 B、雷达周期 Tr、驻留脉冲数 N 等信息，计算出对应的定时控制计数值，进而控制雷达回波数据回放，使数据回放的时序及数据率与雷达工作时相一致。

图2  单帧雷达回波数据组成结构

2.2 总体结构设计

根据章节 2.1 所述的设计实现思路，系统总体结构设计如图3 所示。

图3 系统总体结构图

数据回放系统工作时，由上位机（服务器）软件读取磁盘阵列中的多通道雷达回波数据，并利用PCIe 接口以 DMA（Direct Memory Access）的方式传输至宽/窄带 PCIe 光纤板。宽/窄带 PCIe 光纤板分别提取数据中的雷控信息（雷达周期、波门位置等），并按照雷达工作时序将多通道数据并行发送至实时信号处理系统。

雷达工作状态信息提取及回放时序控制是在PCIe 光纤板的 FPGA 中具体实现的。FPGA 顶层模块结构设计如图4 所示。

图4 FPGA 顶层模块结构设计图

PCIe 模块用于实现 FPGA 与上位机之间的数据交互。FPGA 以 PCIe DMA 读的方式接收上位机下传的雷达回波数据，并在 FPGA 挂载的 DDR3 中进行缓存。DDR3_Ctrl 模块用于对 DDR3 进行读写控制，该模块屏蔽了 DDR3 复杂的读写控制逻辑，为用户提供了与 FIFO（First Input First Output）类似的读写控制接口。

FH_Read 模块用于从数据中提取帧头中的帧起始标志位、波门起始值、雷达周期、驻留脉冲数等信 息 并 据 此 计 算 出 相 应 的 时 序 控 制 计 数 值 。State_Machine 模块可根据 FH_Read 模块输出的时序控制计数值，操纵 DDR3_Ctrl 模块读取雷达回波数据。

时序控制后的雷达回波数据经 Delay 模块延时，再经 Transcode 模块位宽模块，最终分发至各路数据通道的 GTX（Gigabit Transceiver）模块。GTX模块负责与实时信号处理系统进行高速串行通信。

3 PCIe DMA 实现流程

回放系统通过 PCIe DMA 方式，将磁盘阵列服务器中的雷达回波数据高速下传至 PCIe 光纤板。Xilinx 公司提供了多种系列 FPGA 的 PCIe  IP 核[16]及 PCIe DMA 通用程序模块[17]。上述产品通过上位机对 FPGA PCIe DMA 相关寄存器的读写控制，实现了 PCIe DMA 数据传输。在此基础上，本文结合雷达数据回放的具体应用情形，增加部分寄存器状态位和控制字，PCIe  DMA 具体控制及响应流程如图5所示。由于雷达回波数据既可能包含全部数据通道，也可能仅包含部分数据通道，为简化 FPGA端的控制逻辑，需要由上位机（磁盘阵列服务器）进行多通道数据的预处理，对齐并补全多通道数据。随后，根据数据类型及 FPGA 缓存容量，上位机对单次 DMA 传输的数据量大小进行设置，并清空FPGA 数据缓存。在每次 DMA 操作之前，上位机需要读取 FPGA 内部的 DDR3 自定义空信号，确保缓存剩余空间足够用于下一轮 DMA 传输。

图5 PCIe DMA 控制及响应流程图

4  回放时序控制

雷达回波数据下传到 PCIe 光纤板之后，按照雷达工作时序经光纤传输至实时信号处理系统。由章节 2.2 可知，数据传输精准时序控制主要由 State Machine 模块实现，该模块由主从嵌套状态机构成。

图6为主状态机的状态转移图，其中帧头回放（FSM1）、脉冲数据 n 回放（FSM2）、脉冲数据 N回放（FSM3）这 3 个主状态又分别嵌套从状态机1~3，且每个从状态机都设有单独的时序控制计数器。如图6所示，当同时检测到 PCIe 模块输出的DMA 起始信号 DMA_start_en 和 DDR3 模块输出的自定义空信号 DDR3_prog_empty 拉高时，主状态机由初始状态（FSM0）进入 FSM1 状态，回放帧头数据。当检测到从状态机 1 返回的结束标识信号FSM1_finish 时，主状态机进入 FSM2 状态，回放前 N-1 个脉冲数据。当检测到从状态机 2 返回的结束标识信号 FSM2_finish 时，主状态机进入 FSM3，最后回放第 N 个脉冲数据。当检测到从状态机 3 返回的结束标识信号 FSM3_finish 时，主状态机进入FSM0 状态，开启下一帧数据回放。

图6 主状态机状态转移图

图7 为软件同步控制流程。通过读取宽带和窄带数据文件，并根据其帧索引列表进行数据分割，使得两类数据文件的帧序列号保持一致。随后，向宽带和窄带 PCIe 光纤板同时发起 DMA 传输。两板单次 DMA 传输的脉冲数相同，且不能超过式（3）或式（6）要求的上限值。当两块板卡的 DDR3 自定义空信号均拉高时，向两块板卡同时发起新一轮PCIe DMA 传输。

图7 软件同步控制流程图

软件同步控制方法灵活且易于实现，其数据回放的板间时间偏差可被控制在 Tr级别（1 ms 及以上量级）。但是当实时数字信号处理系统需要对不同类型的雷达回波数据进行更为严格的同步控制时，则需要采用硬件同步控制方法。

硬件实现方法主要是利用光纤将两块 PCIe 光纤板连接起来，在光纤接收端使用恢复时钟驱动时序控制计数器，保证两块板卡的计数器时钟为相参时钟，数据回放的板间时间偏差不再随回放时间累积。恢复时钟的使用可参照文献[18]。硬件同步控制方法可将数据回放的板间时间偏差控制在 Tclk级别（10 ns 量级），相比软件同步控制方法具有更高的同步控制精度，但其开发和实现成本也相应较高。

5结束语

本文设计并实现了一种基于 FPGA 的宽窄带一体化、多通道雷达数据回放系统，并详细阐述了回放系统的平台组成、回放系统总体结构设计、PCIe DMA 实现流程、数据回放时序控制方法、宽窄带数据回放同步控制方法。该系统支持宽窄带两种数据类型的同步回放，各数据类型可支持 1 920 MB·s-1峰值回放速率和 6 路并行数据通道，且已被应用于某相控阵雷达中。本文设计的回放系统基于雷达原有硬件平台来实现，无需增设板卡或接口，其设计与实现方法具有良好的通用性，可为雷达数据回放系统设计和雷达实时处理系统的性能验证提供参考。

参考文献

[1]基于高性能计算的雷达信号处理研究综述[J]. 耿昭谦,朱虎明,李旭明,陈梅青,杨贵鹏.  电子科技. 2021(09)

[2]GPU并行计算在雷达信号处理中的应用[J]. 杨千禾.  软件导刊. 2021(03)

[3]一种通用雷达目标模拟器设计与实现[J]. 王宁.  舰船电子工程. 2019(01)

[4]相控阵雷达协同探测任务调度研究[J]. 李靖舒,高贵明,廖卫东,潘瑞云.  现代防御技术. 2017(06)

[5]复杂电磁环境下微弱目标探测技术研究[J]. 许德刚,董巍,穆文争.  雷达科学与技术. 2015(03)

[6]Design and implementation of the optical fiber control and transmission module in multi-channel broadband digital receiver[J]. 赵英潇,张月,范立杰,李卫星,陈曾平.  Optoelectronics Letters. 2014(05)

[7]雷达技术发展综述及第5代雷达初探[J]. 郭建明,谭怀英.现代雷达. 2012(02)