一种超低功耗欠压锁定电路设计与实现

一种超低功耗欠压锁定电路设计与实现

罗安立

佛山市铠亮科技有限公司 528000

摘要：人们对高性能电子产品的需求越来越强烈，产品的安全性与可靠性也对IC设计者带来了巨大的考验，所以在芯片设计时，除了满足性能要求外，保护电路的设计也尤为重要，当芯片发生异常状况时，防止芯片被毁坏，减小芯片损伤，同时也提高了芯片的安全性。开关电源的可靠性体现在当系统处于异常工作状态时，保护电路对环路的调节能力，保证各个模块的电流与电压工作在设定的阈值范围内，使系统处在正常的工作环境下。欠压锁定电路UVLO（Under voltagelockout）是开关电源中必不可少的保护电路，其主要作用是保证转换器的电源电压工作在正常的范围内，避免当电源电压过低时导致数字逻辑发生错误以及器件损坏。当输入电源电压较小时，表明系统当前处于欠压状态，此模块输出一个欠压信号，将芯片切断，使芯片内部保持在确定的安全状态下。由于噪声对输入电源电压的干扰，电路在阈值电压附近来回切换，产生次谐波振荡，所以欠压保护电路都会设计一个迟滞电压产生器，留出一定的裕量，防止误操作.

关键词：超低功耗;欠压锁定;电路设计;

引言

近年来科学技术的快速发展促进了各类电子产品的多样化发展，而供电电源的稳定性和安全性是保障电子设备正常工作的重要条件。当系统长时间在低电源电压工作环境中运行时，虽然不会损坏芯片，但是严重影响系统的稳定性，导致电路的逻辑控制不正常和数据处理不正确等问题，影响芯片的安全性和寿命。系统中欠压保护（Under-voltageLockout，UVLO）电路的使用是实现各模块电路稳定可靠工作的必要条件。欠压保护电路是充放电系统中一种重要的保护电路，其主要功能是实现系统的供电电压检测。当供电电压低于设定阈值时，欠压保护电路会输出信号关闭系统充放电回路，防止芯片由于低压工作导致的非正常逻辑输出和异常工作模式发生。

1工作原理分析

在传统的欠压锁定电路中，通过电阻分压获得输入电源的采样电压，采样电压与外部电路提供的基准电压进行比较，输入电源电压的高低决定了欠压锁定电路输出信号的翻转，因此传统的欠压锁定电路如图1所示，主要由采样反馈电阻，带隙基准电压，比较器，输出整形电路等组成。芯片开始工作时，分压电阻实时检测电源电压的大小，产生采样电压VX，当VXVref时，表明此时输入电源电压能使系统正常工作，输出电压UVLO为高电位，芯片处于正常工作的状态。当电源电压发生波动时，为防止芯片在欠压锁定阈值附近来回切换，增加迟滞反馈电阻R1，使得电源电压的开启阈值与关闭阈值不相同，实现比较器的迟滞功能。传统的欠压锁定电路工作原理简单且电路结构易实现，但这类电路结构是基于一个零温度系数的带隙基准电压结构，芯片要保证带隙基准电压模块始终正常工作，其次传统的欠压锁定电路离不开外部电路提供的偏置电流，增加了系统功耗，不利于集成电路芯片低功耗的发展要求。针对传统的欠压锁定电路结构存在的不足之处，本文提出了一种基于三极管的欠压锁定电路，利用晶体管发射极面积不相等时，等效跨导不同，对电流的放大能力不同原理设计欠压锁定电路，同时三极管的工艺稳定性好，减小了工艺对阈值精度的影响。

2传统欠压保护设计技术

传统的欠压保护电路如图1所示。其中，R1、R2和R3是电阻分压网络，对Vin进行分压采样，由电阻串联分压原理可知，电源采样电压V0大小为： 电源采样电压V0和带隙基准电压Vref通过电压比较器进行比较，当电源采样电压V0低于带隙基准电压Vref时，欠压保护电路的输出电压UVLO_OUT输出高电平，经逻辑电路控制，关断芯片系统中的部分电路；当电源采样电压V0高于带隙基准电压Vref时，系统电路重新进入正常工作模式。欠压保护电路的输出级采用施密特触发器和反馈控制电路产生迟滞电压，能够有效避免系统发生由电源波动导致的反复关断现象。虽然传统的欠压保护电路架构成熟、原理简单、具有低温度漂移系数和高精度的特点，但是该结构需要额外的带隙基准模块为电路提供基准电压，功耗较大。并且当系统的电源电压过低时，带隙基准模块无法正常工作，难以提供准确的基准电压，导致欠压保护电路无法正常工作。

3电路设计

当电源电压在上升阶段时，根据电阻分压反馈回来的三极管基极电压升高，当三极管的基极电压VB高于参考电压时，由于三极管Q1所在的支路电流增益大于Q2所在的支路的电流增益，所以三极管Q1所在支路的线性放大电流大于三极管Q2所在支路的线性放大电流，即IC1大于IC2，IC1通过P1与P2构成的PMOS电流镜，与N2与N3构成的NMOS电流镜的电流复制之后，流过N3的电流大于IC2通过PMOS电流镜P3、P4复制到P4的电流，电流平衡状态被打破，Y点电位降低，Q1进入饱和状态，经过多级反相器的整形，最终UVLO输出低电平，此时对应的电源电压为系统正常工作时可设置的最低电源电压的最大值。当电源电压在下降阶段时，电阻分压反馈回来的三极管基极电压减小，当三级管的基极电压VB低于参考电压时，IC1小于IC2，通过PMOS构成的电流镜与NMOS构成的电流镜对IC1与IC2的电流进行复制输出，最终流过P4的电流大于流过N3的电流，电流平衡状态被打破，Y点电位升高，MOS管P4进入线性区，经过多级反相器的整形输出，最终UVLO输出高电平，此时对应的电源电压为系统正常工作时最低的电源电压，当电源电压低于这个阈值时，关断转换器，直至电源电压上升至最低设计要求。

4超低功耗电路技术要点

3.1电容与电平的优化

必须适当优化电容器和电位器的设计，以使整个集成电路达到极低的能耗。通过优化电网级节点运行路径，减少复杂电容器的应用，对整体电路运行路径进行科学分析，利用大规模计算和数据分析功能分析整个集成电路的结构逻辑，制定合理的设计目标，进行分析优化整体等级设计，减少不必要的工作路径，并确保整个集成电路的最佳设计。

3.2合理利用结构资源

在结构优化过程中，必须客观分析电源电压和电容器，以确保稳定的性能对整个系统的运行产生影响。减少电容器转换。通过平衡途径确定总体结构的合理性。能源消耗主要是通过容量转换产生的，利用合理的资源优化找出三个容量转换要素:连接、培训单元、存储设备、合理分配资源、减少与注册表的连接长度、进一步应用

结束语

文跳出传统的欠压锁定架构，提出了一种不需要外界提供基准电压与电流偏置的欠压锁定电路，为了防止噪声等对电源电压干扰造成电路在欠压阈值附近来回翻转，降低系统稳定性，设置迟滞比较器。分析了提出的欠压锁定电路工作原理与设计过程，并给出相关参数的制约关系，最后基于0.18μmBCD工艺对所提出的电路进行仿真验证，结果表明电源电压翻转阈值最大值为2.38V，最小值为2.06V，迟滞量为320mV，功耗为22μW，降低了芯片整体功耗，-40~85℃温度范围内欠压锁定阈值电压精度为1.36%，保证系统安全有序的工作。

参考文献

[1]曹喜涛,郭仲杰,韩晓,刘申,苏昌勖,李晨.一种超低功耗欠压锁定电路设计与实现[J/OL].微电子学与计算机,2022(02):1-6[2021-08-31].

[2]王志伟.超低功耗集成电路技术[J].电子世界,2020(07):161-162.

[3]党红云.关于超低功耗集成电路技术的分析[J].河南科技,2019(20):36-37.

[4]谭林,彭克武,廖鹏飞,张颜林,刘伦才.一种高速低功耗的欠压锁定电路[J].微电子学,2019,49(01):84-87+92.

[5]许可敬.浅析超低功耗集成电路技术[J].科技资讯,2018,16(02):71-72.