锁相环频率合成器中整数分频器的设计

锁相环频率合成器中整数分频器的设计

尹有刚

尹有刚（中国空空导弹研究院，河南洛阳471009）

摘要：本文介绍了整数分频器的电路结构和设计，它应用于Galileo\WCDMA双模卫星接收机中的锁相环（PLL）频率综合成器中。电路由双模前置分频器（DMP）和可编程分频器（PFD）构成，分频比在513～760范围内可调。电路采用0.18μmRFCMOS工艺制作，供电电压为1.8V。仿真结果表明，电路具有良好的稳定性，工作频率为1.5～5.8GHz，完全覆盖了所需的频率范围（2.3～4.4GHz），在4.5GHz工作频率下电流消耗约为3.45mA。

关键词：锁相环；整数分频器；前置双模分频器；可编程分频器

近年来，以GPS为代表的卫星导航系统的应用领域不断扩展，与之相关的卫星导航接收机也在不断发展中，从近期的发展趋势看，随着Galileo系统投入使用，卫星导航系统的发展将经历从GPS时代向GNSS（GlobalNavigationSatelliteSystem）时代的转变，及由主要依赖GPS系统向GPS+Galileo+其它系统的多系统并存的局面转变。多模接收机在可用性、连续性和性价比上都大大超过单一系统的接收机。因此，多模兼容是卫星导航接收机未来发展的必然方向。

此外，卫星导航与移动通信的融合，将使卫星导航如虎添翼。近年来，定位收集和车载移动定位产品销售的大幅增长表明，与移动通信融合是卫星导航应用市场的客观需求和发展方向。将GPS/Galileo接收机和TD/WCDMA/CDMA2000等新一代蜂窝无线接收机结合形成组合导航定位接收机，可提供无缝室内室外高精度高效导航定位服务，在未来的通信导航领域具有广阔的应用前景。

作为接收机系统最重要的模块，人们对于频率合成器的研究从未中止，经历了直接合成模拟式频率合成器、锁相环频率合成器、直接数字频率合成器几个发展阶段。锁相环（PLL）频率合成器由于其高频率稳定性、低噪声、可编程、易于集成等突出优点，成为目前频率合成器的主流技术。

处于反馈回路中的整数分频器是PLL频率合成器中一个重要的组成部分，它的主要功能是对压控振荡器（VCO）的输出频率（fVCO）进行合适的分频，使之与参考频率（fref）相等。

本文介绍整数分频器的完整设计方案，能在较高的频率上稳定工作，功耗也很低。整数分频器的完整结构将在第一部分中进行详细介绍，它的具体组成部分包括前置双模分频器（第二部分介绍）和可编程分频器（第三部分介绍）。第四部分是后仿真结果，最后一部分是总结。

1整数分频器的结构

锁相环频率合成器由鉴频鉴相器（PFD）、电荷泵（CP）、环路滤波器（Loop2Filter）、压控振荡器（VCO）、双模前置分频器（DMP）和可编程分频器（PFD）组成，若采用二倍频方案，VCO后通常紧跟着一个高速二分频器，提供正交输出。

图1整数分频器的框图

整数分频器负责选择信道，它将VCO的输出频率fVCO按适当的分频比分频，并将分频结果与参考频率fref进行比较[1]。图1具体展示了整数分频器的构成，它包括一个分频比为N/N+1的双模前置分频器和一个可编程分频器，其中可编程分频器由脉冲计数器（P）和吞咽计数器（S）构成，以实现不同的分频比。为了使可编程计数器正常工作，P必须大于S。在一个完整的分频周期开始时，P和S由外部信号置数，同时开始递减计数，此时MC为低电平；当S递减至0时，MC被置为高电平，S停止计数，P继续递减计数，直到也递减到0，一个完整的分频周期结束。前置分频器的分频比由MC控制，当MC为高电平时进行N分频，反之进行N+1分频。通过以上分析，整数分频器的分频比如下式所示：

M=S·（N+1）+（P-S）·N=P·N+S（1）

根据设计要求。分频比的变化范围是513到760，将双模前置分频器的分频比设置为16/17，根据公式（1），P跟S的置数值如表1所示。

表1不同的分频比下P跟S的值

2双模前置分频器

双模前置分频器是PLL频率合成器中最为复杂的一部分，它的工作频率最高，在本文中约为4.4GHz。因此，在尽可能降低功耗的同时还要满足工作速度的要求。一般来说，有两种方法提高双模前置分频器的速度，一种是改进制造工艺，另一种方法是优化结构。双模前置分频器主要由D触发器（DFF）构成，最常用的是SCL主从触发器和真单相时钟（true-single-phase-clock，TSPC）的触发器，SCL结构的触发器能工作在较高的频率，并且有助于降低噪声，但与TSPC结构的触发器相比，它的功耗也更大[2]。

综合考虑速度和功耗，将双模前置16/17分频器分成一个同步的2/3分频器和一个异步的8分频器[3]，具体框图见图3。前置2/3分频器由SCL触发器构成，而异步8分频器中则采用TSPC触发器。

图2双模前置16/17分频器结构框图

2.1同步双模前置2/3分频器。同步双模前置2/3分频器的结构框图如图4所示。当MC为高电平时，进行2分频，反之进行3分频。2/3分频器采用的触发器结构见图5。该触发器在图2中SCL触发器的基础上进行了改进，去掉尾电流源，在降低功耗的同时也提高了输出摆幅。此外，还将或门集成到触发器中，进一步提高了工作速度。

图4同步双模前置2/3分频器的结构框图

图5改进的SCL触发器（集成了或门）

2.2异步8分频器。正如图3所示，异步8分频是由三个二分频级联而成。与同步前置2/3分频器相比，异步8分频的工作频率要低一些，在设计时首要考虑降低功耗。这里选择的是如图6所示的TSPC触发器。然而，TSPC触发器对输入信号的摆幅要求比较高，必须是轨到轨的电压摆幅。所以，在前置2/3分频器和异步8分频器中间需要插入几级缓冲器，这里选择反相器作为缓冲器。

图6TSPC触发器结构

3可编程分频器

上文已经阐述，可编程分频器包含脉冲计数器（P）和吞咽计数器（S），其中计数器的模值P和S由外部信号置数，且P必须大于S。根据表1，P的值在33到47之间变化，S的值在0到15之间变化。考虑到P最高的两比特保持不变，P和S均可以用4比特的外部信号进行置数。

可编程分频器的工作频率比较低（最高只有280MHz），可以采用半定制的设计方法来缩短设计周期。半定制的设计方法主要基于EDA工具和标准单元库。设计流程见下图7。

4后仿真结果

电路采用0.18μmRFCMOS工艺设计，1.8V电压供电，在不同的工艺角和温度下对版图进行后仿真。图8是整数分频器的后仿真结果，输入信号摆幅为0.3V，其工作频率范围是1.5～5.8GHz，覆盖了VCO的整个频带（2.3～4.4GHz），分频比也满足要求（513～760）。在4.5GHz的工作频率下，整数分频器的电源电流约为3.45mA，其中双模分频器3mA.，可编程分频器0.45mA。

图7半定制设计流程

图84.5GHz时双模分频器的输出、可编程分频器的输出和MC控制信号

结语

本文设计了一个可编程整数分频器，它用于Galileo\WCDMA多模卫星接收机的锁相环频率综合器。采用0.18μmCMOS工艺进行设计，采用1.8V进行供电，整数分频器的分频范围是513～760，工作频段为1.5～5.8GHz。在4.5GHz的工作频率下，电流消耗为3.45mA。

参考文献

[1]N.M.H.Ismail，M.Othman，“CMOSProgrammablepiderforZigbeeFrequencySynthesizer”[C].IEEE20094thInternationalDesignandTestWorkshop（IDT），Riyadh，2009:1-3.

[2]Ching-YuanYang，Guang-KaaiDehng，June-MingHsu，“Newdynamicflip-flopsforhigh-speeddual-modulusprescaler”[J].IEEEJournalofSolid-StateCircuits，1998，33（10）:1568-1571.

[3]LuLei，FanXiangning，“Designof6GHzRFCMOSLow-PowerDual-ModulePrescalerinWSNRFChips”[J].ChineseJournalofElectronDevices，2009，33（2）:318-320.