简介：在集成锁相环中，压控振荡器的输出频率范围要能随所有工艺和工作条件的变化而覆盖所需的频率范围。增大压控振荡器的增益而实现宽调协范围会增加压控振荡器和锁相环的相位噪声。在这篇文章中，通过两路控制来得到压控振荡器中心频率可调，实现了非常小的压控振荡器增益。

简介：日前，德州仪器（TI）宣布推出最新G2xx4与G2xx5器件，进一步壮大MSP430ValueLine微控制器产品阵营，推动其低成本产品系列发展。这些最新器件为TIMSP430ValueLine系列提供代码兼容升级路径，不但可将存储器闪存容量从16kB扩展到56kB，

简介：富士通半导体（上海）有限公司近日宣布推出44款32位通用RISC微控制器产品，这些产品采用了ARMCortex—M3内核，是新型FM3家族产品的首次面市。这一系列产品将于2010年11月底提供样片，并于2011年1月底开始量产。

简介：随着高频通信技术的不断发展和进步,陶瓷填充类高频印制板的需求越来越多,它们提供了出色的电气和机械稳定性,被广泛应用于商业微波和射频应用。此类陶瓷填充板虽然具有极低及稳定的介电常数和介质损耗因数,但因其材料结合力不到普通材料的一半且很脆,使其在设计连接位较小又有半孔设计时,比FR-4材料在机械加工时更易断板和产生毛刺。从工艺流程上进行优化设计及控制,对此类板件制作的关键点控制进行了研究。通过改进和优化,找出了有效解决此类半孔设计板的断板和半金属化孔毛刺问题的方法。

简介：对于任何人来说，数字电源系统管理（DPSM）在通信和计算机行业内的持续采用，在很大程度上继续由位于其系统架构核心的20nm以下ASIC和／或FPGA所需之高电流水平驱动都是不足为奇的。

简介：DDR3SDRAM是新一代的内存技术标准，也是目前内存市场上的主流。大量的嵌入式系统或手持设备也纷纷采用DDR3内存来提高性能与降低成本，随着越来越多的SoC系统芯片中集成DDR3接口模块，设计一款匹配DDR3的内存控制器IP软核具有良好的应用前景。本文在研究了DDR3的JEDEC标准的基础上，设计出DDR3控制器IP软核的整体架构，并使用VerilogHDL语言完成DDR3控制器IP软核。在分析了40nmDDR3PHY测试芯片的基本性能的基础上，设计DDR3控制器IP软核的接口模块。搭建利用AXI总线对DDR3控制器IP软核发出直接激励的仿真验证平台，针对设计的具体功能进行仿真验证，并在XilinxXC5VLX330T-FF1738-2开发板上实现对DDR3存储芯片基本读／写操作控制。在EDA仿真环境下，DDR3控制器IP软核的总线利用率达到66．6％。

简介：凌力尔特公司（LinearTechnologyCorporation）推出高输入电压隔离型反激式DC／DC控制器LT3748H，在结温高达150°C工作时有保证。该器件极大地简化了隔离式DC／DC转换器的设计，因为输出电压是从主端反激信号中检测到的，所以无需光隔离器．第三绕组或信号变压器来实现反馈。