简介：本设计对免缩放因子CORDIC算法进一步改进，改进包括进一步减少迭代次数和减少双步CORDIC算法中区间折叠模块输出调整方式。将改进后的算法与免缩放因子单步算法和免缩放因子双步算法相结合，给出一种正余弦波形产生的架构。用Verilog编写RTL级实现改进后的架构代码，仿真输出与Matlab数据对比，其中正余弦误差都集中在2％一下。在A1teraEP2C70F89C6芯片上做FPGA验证，时钟频率可达1000MHz。
简介：2016年11月25日下午，SPCA辛国胜执行会长、李帅副秘书长专程拜访了深圳人居委环境监察支队许化队长。辛会长介绍了目前行业发展的现状。中小企业存在的环保压力及治理难点，
免绵放因子CORDIC算法改进及FPGA实现
SPCA拜访深圳市人居委环境监察支队，汇报环保工作
