首页 > 《中国集成电路》 > 2006年9期 > 总线时钟结构

总线时钟结构

在线阅读下载PDF 导出详情

摘要大部分并行总线和高速串行总线的区别主要在于发送端和接收端不同的同步方式。由于其很高的复杂性，总线时钟结构成为芯片架构的最主要部分（表1）。

DOI n49enlp3dy/455383

作者

机构地区不详

出处《中国集成电路》 2006年9期

关键词高速串行总线时钟结构同步方式并行总线接收端发送端

分类 [电子电信][微电子学与固体电子学]

出版日期 2006年09月19日（中国期刊网平台首次上网日期，不代表论文的发表时间）

相关文献

1波德莱尔. 时钟.教育学,2009-10.
2李笑笑;祁思远(指导教师). 时钟.教育学,2018-09.
3贾叶辉;王建新. 真假时钟.教育学,2016-06.
4李子涵;王李霞. 对时钟.教育学,2012-03.
5高尔基. 时钟（节选）.学前教育学,2016-03.
6张皓宸. 西瓜时钟.教育学,2011-01.
7勇俭. 奇妙的“时钟”.教育学,2007-11.
8. 时钟的问题.教育学,2010-06.
9刷刷;王锋（图）. 奇怪的时钟.中国文学,2010-06.
10. 时钟和分针.教育学,2010-04.

来源期刊

中国集成电路

中国集成电路

相关推荐

同分类资源更多

相关关键词

高速串行总线时钟结构同步方式并行总线接收端发送端

返回顶部